VARIABLE LOOP GAIN FREQUENCY SYNTHESIZER

Patent Number:

WO9629785

Publication date:

1996-09-26

Inventor(s):

HORI KAZUYUKI (JP); KOKUBO MASARU (JP)

Applicant(s):

HITACHI LTD (JP); HORI KAZUYUKI (JP); KOKUBO MASARU

Requested Patent:

™ WO9629785

Application

WO1995JP00477 19950317

Priority Number(s):

WO1995JP00477 19950317

IPC Classification:

H03L7/18

EC Classification:

H03L7/107, H03L7/089C4F, H03L7/095

Equivalents:

Cited Documents:

JP4207322; JP63090214; JP1024630

Abstract

A frequency synthesizer comprising a phase frequency comparator (1), switching circuits (3n and 3p), constant-current sources (4n and 4p), a loop filter (5), a voltage-controlled oscillator (6), and a frequency divider (7) is provided with a first signal generator (8) which detects the absolute value of phase difference based on the output signal of the phase-frequency comparator (1), a second signal generator (9) which generates a pulse signal whose temporal ratio between the high and low levels is determined based on the output of the generator (8), switching circuits (11n and 11p) which are driven by the output signal of the generator (9), and constant-current sources (12n and 12p) connected to the circuits (11n and 11p). The temporal ratio between the high and low levels of the output of the generator (9) changes during the period when the circuits (3n and 3p) conduct. The electric current supply from the constant-current sources (12n and 12p) is effected or stopped based on the signal. Therefore, the loop gain is increased or decreased in accordance with the phase difference.

Data supplied from the esp@cenet database - 12

THIS-PAGE BLANK (USPTO)

世界知的所有権機関

国際事務局



特許協力条約に基づいて公開された国際出願

(51) 国際特許分類6
H03L 7/18(11) 国際公開番号
A1W096/29785
W096/29785
(43) 国際公開日W096/29785
1996年9月26日(26.09.96)

(21) 国際出願番号

PCT/JP95/00477

(22) 国際出願日

1995年3月17日(17.03.95)

(71) 出願人(米国を除くすべての指定国について) 株式会社 日立製作所(HITACHI, LTD.)[JP/JP]

〒101 東京都千代田区神田駿河台四丁目6番地 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出願人(米国についてのみ)

堀 一行(HORL, Kazuyuki)[JP/JP]

〒165 東京都中野区大和町一丁目61番13号 Tokyo, (JP)

小久保優(KOKUBO, Masaru)[JP/JP]

〒357 埼玉県飯能市本町21-5 Saitama, (JP)

(74) 代理人

弁理士 小川勝男(OGAWA, Katuo).

〒100 東京都千代田区丸の内一丁目5番1号

株式会社 日立製作所内 Tokyo, (JP)

(81) 指定国

CN, JP, KR, US, 欧州特許(AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

添付公開書類

国際調查報告書


請求の範囲の補正の期限前であり、補正書受領の際には再公開される。

(54) Title: VARIABLE LOOP GAIN FREQUENCY SYNTHESIZER

(54) 発明の名称 ループ利得可変型周波数シンセサイザ

(57) Abstract

A frequency synthesizer comprising a phase frequency comparator (1), switching circuits (3s and 3p), constant-current sources (4n and 4p), a loop filter (7), a voltage-controlled oscillator (6), and a frequency divider (7) is provided with a first signal generator (8) which detects the absolute value of phase difference based on the output signal of the phase-frequency comparator (1), as ecoond signal generator (9) which generates a pulse signal whose temporal ratio between the high and low levels is determined based on the output of the generator (8), switching circuits (11n and 11p) which are driven by the output signal of the generator (9), and constant-current sources (12n and 12p) connected to the circuits (11n and 11p). The temporal ratio between the high and low levels of the output of the generator (9) changes during the period when the circuits (3n and 3p) conduct. The electric current supply from the constant-current sources (12n and 12p) is efforted or stopped based on the signal. Therefore, the loop gain is increased or decreased in accordance with the phase difference.



a ... reference signal

b ... charge pump

5 ... loop filter

7 ... fraquency divider

(57) 要約

本発明は、位相周波数比較器1と、スイッチ回路3n、3pと、定電流源4n、4pと、ループフィルタ5と、電圧制御発振器6と、分周器7から成る周波数シンセサイザにおいて、位相周波数比較器の出力信号に基づき位相差の絶対値を検出する第1の信号発生器8と、第1の信号発生器8出力に基づきハイレベルとローレベルの時間的比率が定まるパルス信号を発生する第2の信号発生器9と、第2の信号発生器9出力信号により駆動されるスイッチ回路11n、11pと、スイッチ回路11n、11pに接続される定電流源12n、12pを設け、位相差に応じて、スイッチ回路3n、3pが導通する期間内における、第2の信号発生器9出力のハイレベルとローレベルの時間的比率が変化し、この信号に基づき定電流源12n、12pの流す電流を供給または遮断する。これによって、位相差に応じてループ利得を増加または減少させることができる。

情報としての用途のみ

PCTに基づいて公開される国際出版をパンフレット第一頁にPCT加盟国を同定するために使用されるコード

C スイス	ン トバゴ
CN 中国 CU キューパ KR 大韓民国 NO ノールウェー UZ ウズベキスタン CZ チェッコ共和国 KZ カザフスタン NZ ニュー・ジーランド VN ヴィェトナム	

明 細

ループ利得可変型周波数シンセサイザ

5 技術分野

本発明は、指定された周波数にて発振する周波数シンセサイザに保わり、特に、指定周波数を変更した場合に高速な周波数切り替えを行うの に好適な周波数シンセサイザと、それを用いた無線通信装置に保わる。

10 背景技術

15

20

25

従来のPLLシンセサイザで主流となる形式は、位相周波数比較器 (以下、PFCと略す。) とチャージポンプを用いる形式である。第1 3図に基本的なPLLシンセサイザの構成図を示す。第13図において、 PFC1は、基準信号Rと入力信号Vの位相差を検出してパルス信号U BとDBを出力する。チャージポンプは、反転回路2とスイッチ回路3 n、3pと定電流源4n、4pから構成されており、PFC1から出力 されたパルス信号UBとDBに応じてスイッチ回路3ヵ、3pを開閉す ることによって出力電流を制御する。さらに、ループフィルタ5でチャ ージポンプからの出力電流を平滑化すると共に、平滑化された電流を電 圧に変換し、VCO6を駆動する。VCO6は、ループフィルタ5から の出力電圧に応じた周波数にて発振し、これがPLLシンセサイザの出 力となる。また、VCO6からの出力信号は、分周器7によって外部か ら指定される分周数にて分周され、PFCIへ入力信号Vとして帰還さ れる。以上の構成によって、PLLシンセサイザの出力として、基準信 号の周波数を外部から指定される分周数倍した発振周波数が得られる。 したがって、相定分周数を変更することによって、周波数切り替えが行

なわれる。

第14図は、第13図に示したPLLシンセサイザに用いられているPFC1の具体的な回路构成例を示す図である。第13図のPFC1は、NAND61aと61b、NAND62aと62b、NAND63aと63b、NAND64aと64bの4つのリセット・セット型フリップフロップ(RS-FF)回路とNAND65から紹成されており、NAND65の出力によって各RS-FF回路がリセットされるように結像されている。第14図には、反伝型治理和(NAND)回路を用いて料成したPFCを一例として示したが、これ以外にも反伝型治理和(NOR)回路を用いたPFCなどが知られている。

第15図(a)から(c)に、第14図に示したPFC1の助作を寂 すタイミング図を示す。第15図(a)に示すように、 基準信号Rと入 力信号Vの位相差が写のときには、出力信号UBとDBは両方ハイレベ ルとなるので、第13國のスイッチ回路3nと3pは共に非導通となる。 一方、第15図(b)に示すように、入力信号Vの基單信号Rに対する 15 位相差が正(入力信号Vの位相が進んだ状態)のときには、出力信号D Bがパルス信号となるので、第13図のスイッチ回路3nが導通・非導 過を繰り返し、出力信号DBがローレベルである期間中定電流源4nへ 会流を引き込む。また、第15図(c)に示すように、入力個号Vの基 印信号Rに対する位相差が負(入力信号Vの位相が遅れた状態)のとき 20 には、出力信号UBがパルス信号となるので、第13図のスイッチ回路 3 p が導過・非導過を繰り返し、出力信号UBがローレベルである期間 中定鼠流源4 pから鼠流を流し出す。ここで、第15図(b)或いは第 15図 (c) における単位時間あたりのパルス信号DB或いはパルス信 号UBがローレベルとなる時間的比率は、基準倡号Rと入力個号Vの位 25 相差に比例する。入力信号Vの基章信号Rに対する位相差が2πである

15

20

25

とき、出力信号DBはローレベルとなり、また、位相差がー2πのときには、出力信号UBがローレベルとなる。

いま、PLLシンセサイザの定常状態(PLLシンセサイザの発振周 波数が外部から指定される分周数及び基準信号の周波数により定まる一 定値を保持している状態)における入力信号Vの基準信号Rに対する位 相差(以下、定常位相誤差と記す。)が、第15図(b)に示すような 正の一定値であると仮定する。この位相差が外乱等によって正の方向へ 増加した場合、PFC1の出力信号DBがローレベルとなる時間的比率 が増加することになる。したがって、チャージポンプ4nが引き込む平 均的な電流が増加する。その結果、VCO6駆動点の電位が低下するの で、VCO利得が正の場合にはVCO6からの出力信号の周波数が低下 することにより前記位相差が減少する。このようにして、前記位相差を 一定値に収束させるような制御が働くので、収束後のPFC1の入力信 号Vと基準信号Rの周波数は一致する。その結果、VCO6からの出力 信号の周波数、即ちPLLシンセサイザの発振周波数は、基準信号Rの 周波数の分周数倍になる。

ところで、第13図に示すPLLシンセサイザでは、定電流源4nと4pの電流値 (第13図中のI1)は一定値である。そのため、周波数切り替え時間を短縮するためにI1を大きく選んでループ利得を増加させることによりループを広帯域化すると、基準信号Rに含まれる位相雑音成分が閉ループの周波数特性によって十分に除去されることなく出力される。逆に、基準信号Rに含まれる位相雑音成分を除去するためにI1を小さく選んでループ利得を減少させることによりループを狭帯域化すると、周波数切り替え時間が長くなるという相反した問題が生じる。

この問題点を解決するため、PFC1の入力信号Vと基準信号Rの位相差を検出し、この位相差の大小に応じてチャージポンプからの出力電

10

20

流値を可変とする方法が知られている。本手法の従来例として、特頤平 3-172024には前記位相差に基づいて前記出力電流値を変化させるループ利得可変型PLLシンセサイザが開示されている。

第16図に、かかる従来技術を用いたループ利得可変型PLLシンセサイザの积成を示す。この従来例では、第13図に示したPLLシンセサイザの基本积成に、反医回路52とスイッチ回路53n、53pと定電流源54n、54pから成るループ利得を変化させるための第2のチャージポンプ回路が付加されている。また、第16図のPFC51には第2チャージポンプ制御用信号UFBとDFBを発生させる機能が追加されている。

また、第18図(a)から(d)に、第17図に示したPFC51の 15 動作を設すタイミング図を示す。

第18図(a)は、入力信号Vの基準信号Rに対する位相差が容以上
π以下の場合に相当し、第18図(c)は、入力信号Vの基準信号Rに
対する位相差が一π以上容以下の場合に相当する。第18図(a)及び
(c)に示すように、位相差の急対値がπ以下のときには、第2チャージポンプ制御信号UFBとDFBは両方ハイレベルとなるので、第16
図のスイッチ回路53nと53pは共に非導適となる。すなわち、この
場合のチャージポンプからの出力電流値は11となる。

第18図(b)は、入力信号Vの基準信号Rに対する位相差が元以上 2π以下の場合に相当し、第18図(d)は、入力信号Vの基準信号R に対する位相差が-2π以上-π以下の場合に相当する。第18図(b) 及び第18図(d)に示すように、位相差の絶対値が元以上のときには、 第2チャージポンプ制御信号UFB或いはDFBの一方がパルス信号となるので、第16図のスイッチ回路53或いは53pの一方が導通・非導通を繰り返す。よって、第2チャージポンプ制御信号UFBがローレベルである期間中は、定電流源4pだけでなく定電流源54pからも電流を流し出し、また、第2チャージポンプ制御信号DFBがローレベルである期間中は、定電流源4nだけでなく定電流源54nへも電流を引き込む。すなわち、この場合、チャージポンプからの出力電流値はI1+I2となり、第2チャージポンプが動作することで出力電流値が増加してPLLシンセサイザを広帯域化することになる。

10 上述した従来のループ利得可変方式は、その回路構成上、前記位相差 の絶対値がπ以上に達しないと第2チャージポンプが動作しない。したがって、PLLシンセサイザの周波数切り替え幅が小さいとき、第2チャージポンプが高速に動作しない、すなわち、指定周波数を変更してから第2チャージポンプが動作するまでの応答時間が長いという点が問題 となる。

第19図(a)或いは(b)は、第16図に示したループ利得可変型PLLシンセサイザにおいて、分周器7の指定分周数を1から3/4或いは7/8に変更し、PFC51(2)の入力信号Vの周波数を時刻t1にて瞬間的に切り替えた場合の位相差を表す図である。第19図(a)は入力信号Vの周波数を基準信号Rの周波数から約33%増加させた(周期を25%減少させた)場合であり、基準信号Rの周期をTとすると位相差がπに達するまで1.5Tの期間を要する。また、第19図(b)は入力信号Vの周波数を基準信号Rの周波数から約14%増加させた(周期を12.5%減少させた)場合であり、位相差がπに達するまで、周波数切り替えています。この例で示したように、周波数切り替え幅が小さくなるに伴い、位相差がπに速するまでの時間、言い換えれば

第2チャージポンプが動作を開始するまでの遅延時間が増大することになる。この動作遅延は、周波数切り替え後の指定周波数への引き込み動作を高速化する上での阻害要因となる。

また、上述したループ利得可変方式では、定常位相誤差の絶対値が π 未満となるように外部から指定される分周数の範囲、VCOの入力電圧 に対する発振集周波数等を設計した場合には、定常状態において閉ルー プの帯域は狭帯域である。例えば、定常位相誤差が零の場合に、外乱等 により π 未満の大きさの位相雑音成分が PFC 2 の入力信号 Vに加わる と、従来の技術ではこの雑音を検出してチャージポンプ出力電流を変化 させることができないので、定常状態に復帰するまでに長い時間を要す る。

これらの問題点を解決するためには、検出可能な位相差を小さくし、 数小な位相差に対してもチャージポンプからの出力電流値を変化させる 構成が有効である。

15

20

25

10

発明の開示

(1)本発明では、入力信号の基準信号に対する正の位相差を検出し、これに依存してハイレベルとローレベルの時間的比率が定まる第1のパルス信号を出力し、また、入力信号の基準信号に対する負の位相差を検出し、これに依存してハイレベルとローレベルの時間的比率が定まる第2のパルス信号を出力するPFCと、前記第1と第2のパルス信号に基づき、入力信号の基準信号に対する位相差の絶対値に依存してハイレベルとローレベルの時間的比率が定まるパルス信号を出力する第1の信号発生器と、定電流源とスイッチ回路を具備し前記PFCの第1と第2の出力信号に基づいて電流を供給または遮断することによって前記入力信号と基準信号の位相差に対応した電流を出力するチャージポンプと、チ

10

15

20

キージポンプ出力電流に重量される雑音成分を除去すると共に電圧に変接することで直流電圧を出力するループフィルタと、ループフィルタの出力電圧に応じた周波数にて発振するVCOと、外部から指定される分周数に基づいて前記VCO出力信号を分周してPFC入力へ帰還する分周器から構成されるPLLシンセサイザにおいて、前記第1の信号発生器出力信号に依存してチャージポンプのスイッチ回路が導通する期間内のハイレベルとローレベルの比が定まる、少なくとも1つ以上のパルス信号を発生する第2の信号発生器を設け、チャージポンプ回路が複数種類の電流値を有する定電流源と、電流値を切り替えるための補助スイッチ回路を具備し、前記チャージポンプのスイッチ回路が導通する期間内に、前記第2の信号発生器の出力パルス信号に基づき前記補助スイッチ回路の切り替えを行い、前記チャージポンプのスイッチ回路が通電する電流値の時間平均値を増減させることによって、入力信号と基準信号の位相差に応じてループ特性が自動的に変化するように構成されている。

(2)また、PLLシンセサイザの周波数引き込み後の定常位相誤差を 零とするため、ループフィルタには伝達インピーダンスが直流において 無限大となるような構成を用いている。

従来方式に対して、本発明では、PFCとチャージボンプ回路に前記 (1)の構成を用いることにより、入力信号Vと基準信号Rの位相差がπ 未満の微小な値であっても、これを検出してチャージボンプの出力電流値を変化させることができる。これに加えて、ループフィルタに前記(2)の構成を用いることによって、定常位相誤差は零となる。そのため、周波数切り替え過程においては、自動的に広帯域化してPLLシンセサイザの過渡応答が高速となり、周波数切り替え後には自動的に狭帯域化してPLLシンセサイザの基準信号Rに含まれる位相雑音成分を除去することができる。

25

7010- - INO 000070EA 1 1 -

また、定常状態における外乱によるPFC入力信号Vにおけるπ未満 の微小な位相雑音に対しても、これを検出して自動的に広帯域化するの で、高速に定常状態へ復帰することができる。

また、本発明によるPLLシンセサイザを局部発振器として無線通信 装置に搭않することによって、通信の品質を良好なものとすることがで きる。

図面の簡単な説明

第1図は、本発明のPLLシンセサイザの第1の実施例を示す回路科 成図であり、第2図は、第14図の位相周波数比较器および第1の信号 10 発生器の助作を衰すタイミング図であり、第3図は、第1図における位 相差対チャージポンプ平均出力包流を示す図であり、第4図は、本発明 のPLLシンセサイザの第2の実施例を示す回路組成図であり、第5図 は、第4図の遅延深子と跨理和回路の助作を設すタイミング図であり、 第6 図は、第4 図における位相差対チャージポンプ平均出力電流を示す 15 図であり、第7図は、本発明のPLLシンセサイザの第3の実施例を示 す回路組成図であり、第8図は、第7図の遅延棄子と排他的跨理和回路 の助作を設すタイミング図であり、第9図は、本発明のPLLシンセサ イザの鎬4の実施例を示す回路組成図であり、第10図は、本発明のP 第10図における位相違対チャージポンプ平均出力包漉を示す図であり、 第12図は、本発明のPLLシンセサイザを用いた無線適信端末の回路 紹成図であり、第13図は、従来のPLLシンセサイザの代設的な回路 斜成図であり、第14図は、第13図のPLLシンセサイザに用いられ る位相周波数比较器の回路斜成図であり、第15図は、第14図の位相 周波徴比效器の助作を設すタイミング図であり、第16図は、従来のル

15

20

25

ープ利得可変型PLLシンセサイザを示す回路構成図であり、第17図は、第16図のPLLシンセサイザに用いられる位相周波数比較器の回路構成図であり、第18図は、第17図の位相周波数比較器の動作を表すタイミング図であり、第19図は、入力周波数を切り替えた場合の位相差を表すタイミング図である。

発明を実施するための最良の形態

以下、図面を用いて本発明の実施例を詳細に説明する。

第1図は、本発明のPLLシンセサイザの第1の実施例の構成図である。 本実施例のPLLシンセサイザは、入力信号Vの基準信号Rに対する正 の位相差を検出し、これに依存してハイレベルとローレベルの時間的比 率が定まる第1のパルス信号DBを出力し、入力信号Vの基準信号Rに 対する負の位相差を検出し、これに依存してハイレベルとローレベルの 時間的比率が定まる第2のパルス信号UBを出力するPFC1と、前記 第1のパルス信号DBと第2のパルス信号UBに基づき、入力信号Vの 基準信号 R に対する位相差の絶対値に依存してハイレベルとローレベル の時間的比率が定まるパルス信号LDを出力する第1の信号発生器8と、 前記チャージポンプのスイッチ回路が導通する期間内のハイレベルとロ ーレベルの時間的比率が、前記第1の信号発生器8の出力信号LDに依 存して定まるパルス信号を発生する第2の信号発生器9と、定電流源1 2n、12pと、反転回路10と、前記第2の信号発生器9の出力信号 に基づき定電流源12m、12pの電流 I 2を供給または遮断する補助 スイッチ回路11n、11pと、定電流源4n、4pと、反転回路2と、 前記PFC1の第1と第2の出力信号DB、UBに基づいて定電流源4 n、4pの電流I1および補助スイッチ回路IIn、11pの出力電流 を供給または遮断するスイッチ回路3n、3pとからなるチャージポン

10

15

プと、チャージポンプ出力電流に風量される雑音成分を除去すると共に 電圧に変換することで直流電圧を出力する、直流における伝達インピー ダンスが無限大であるようなループフィルタ5と、ループフィルタの出 力電圧に応じた周波徴にて発振するVCO6と、外部から指定される分 周徴に基づいて前記VCO6出力信号を分周してPFC1入力へ帰退す る分周器7から組成される。

次に、本実施例の助作を説明する。第1図のPFC1は第14図に示す和成を用いており、入力信号Vの基準信号Rに対する位相差が正のときには、信号DBがパルス信号となり、前記位相差が负のときには信号UBがパルス信号となる。それ以外の場合には、各信号はハイレベルを保持する。これらパルス信号の、単位時間あたりのローレベルとなる時間的比率は、位相差の大きさに比例する。また、第1の信号発生器8の出力LDはDBとUBの管理和なので、位相差が零のときハイレベルとなり、位相差の絶対値が2πのときローレベルとなる。それ以外のときは単位時間あたりのローレベルとなる時間的比率が位相差の絶対値に比例するようなパルス信号となる。第2図(a)から(c)に、PFC1および第1の信号発生器8の助作を設す代設的なタイミング図を示す。

- (a)はVのRに対する位相差が写の場合に対応し、(b)と(c)は それぞれ前記位相差が正の場合および負の場合に対応する。(b)、
- (c) より、第1の個号発生器8の出力個号LDがローレベルをとる期間(図中T1)は、個号UB、DBのいずれかがローレベルとなる期間、すなわちチャージポンプのスイッチ回路3p、3nのいずれかが認過する期間に一致する。

ここで、LDがローレベルをとる期間をT1、ハイレベルをとる期間 をT2とし、単位時間あたりにハイレベルとなる時間的比率 d u t yを 被1で定疎する。これより、d u t y = 0 が位相差の絶対値2πに対応 し、duty=1が位相差零に対応する。

$$duty = \frac{T2}{T1+T2} \cdots$$
 数1

次に、第2の信号発生器9の動作を説明する。第2の信号発生器9は 第1の信号発生器8出力信号LDに基づき、前記T1期間内のハイレベルとローレベルの時間的比率が定まるパルス信号を発生する。ここで、T1期間に対する第2の信号発生回路9出力がハイレベルをとる時間の比率をrateと定義する。第2の信号発生器9の入出力特性として、rateがdutyに対する増加関数となるように構成する。第2の信号発生回路の入出力特性の関数形は特に限定されるものではないが、本実施例ではrate=dutyとしている。

第1図より、第2の信号発生器9出力がローレベルのとき補助スイッチ回路11n、11pが導通するように構成している。そのため、dutyが小さいほど(位相差が大きいほど)rateは小さくなるので、

- 15 補助スイッチ回路11m、11pが導通する時間的比率が増す。また、 dutyが大きいほど(位相差が小さいほど)rateは大きくなるの で、補助スイッチ回路11m、11pが導通する時間的比率が減る。以 上より、チャージポンプがループフィルタ5に供給する平均電流値 I a veは、数2のように表される。
- I a v e = (1-d u t y){I1+(1-r a t e)I2} ・・・ 数2

 ここで、I1=1mA、I2=2mAとした場合について計算した、
 I a v e の d u t y (位相差)に対する特性を第3図に示す。I a v e

 は位相差に対して非線形な特性を示し、第3図の傾斜分がループ利得に
 対応する。第3図より、位相差が大きいほどループ利得が増加(傾斜分

 大)してPLLシンセサイザが広帯域化し、逆に位相差が小さいほどループ利得が減少(傾斜分小)してPLLシンセサイザが狭帯域化するこ

15

20

25

とになる。

また、ループフィルタの伝達インピーダンスは直流で無限大であるため、定常位相誤差は容となる。そのため、周波数切り替え過程においては、自動的に広帯域化してPLLシンセサイザの過渡応答が高速となり、 関波数切り替え後には自動的に数帯域化してPLLシンセサイザの基準 個号Rに含まれる位相雑音成分を除去することができる。

第4図に本発明によるPLLシンセサイザの第2の実施例を衰す和成図を示す。本実施例のPLLシンセサイザは、前配第1の実施例と同一のPFC1と、前配第1の真施例と同一の第1の個号発生器8と、前記第1の個号発生器8の出力個号LDをdt時間だけ遅延させる遅延案子21と、第1の個号発生器出力LDと遅延案子21出力の跨理和を得る跨理和回路22と、前配第1の実施例と同一のチャージポンプと、前記第1の実施例と同一の、直流における伝遊インピーダンスが無限大であるようなループフィルタ5と、前配第1の実施例と同一のVCO6と、前配第1の実施例と同一のVCO6と、前配第1の実施例と同一のVCO6と、前配第1の実施例と同一の分周器7から积成される。

次に、本実施例の助作を説明する。PFC1は、入力信号Rの基準信号Vに対する位相差を検出し、パルス信号DB、UBを発生する。第1の信号発生器8は、前記DBとUBの跨理和を求めることによって、入力信号Rの基準信号Vに対する位相差の絶対値を検出し、パルス信号LDを発生する。遅延宗子21は、前記LDをdt時間だけ遅延させ、跨理和回路22は遅延宗子出力と前記LDの跨理和を求める。

25

ることで制御できる。

和回路22出力出力がハイレベルをとる時間の比率をrateと定義する。ここで、deltaとT1、T2、dtとの関係は数3にて表される。

第5図(a)は、delta≧dutyの場合に対応し、このときのrateは数4にて表される。

10 また、第5図(b)はdelta<duty、delta<(1-duty)の場合に対応し、このときのrateは数5にて表される。

$$rate = \frac{\text{delta}}{1 - \text{duty}} \cdots$$
 数5

また、第5図(c)はdelta≥(1-duty)の場合に対応し、 15 このときのrateは数6にて表される。

rate = 1 · · · · · · · · · 数6

ここで、チャージポンプの平均出力電流は数1から数6を用いて求められる。第6図にI1=1mA、I2=2mAとしたときのduty (位相差)に対する平均電流Iaveを示す。第6図より、Iaveは位相差に対して2個の折れ点を有する非線形な特性を示し、位相差が大きいほどループ利得が増加(傾斜分大)してPLLシンセサイザが広帯域化し、逆に位相差が小さいほどループ利得が減少(傾斜分小)してPLLシンセサイザが狭帯域化することになる。折れ点の位置は、第6図に示すように遅延素子の遅延時間dtを調整してdeltaを変化させ

また、ループフィルタの伝達インピーダンスは直流で無限大であるた

め、定常位相誤差は容となる。そのため、周波徴切り管え過程においては、自動的に広帯域化してPLLシンセサイザの過酸応答が高速となり、 周波数切り管え後には自動的に狭帯域化してPLLシンセサイザの基章 信号Rに含まれる位相鍵音成分を除去することができる。

5 第7図に本発明によるPLLシンセサイザの第3の実施例を衰す构成図を示す。本実施例のPLLシンセサイザは、前記第1の実施例と同一のPFC1と、前記第1の実施例と同一の第1の個号発生器8と、前記第2の実施例と同一の遅延案子21と、第1の個号発生器出力LDと遅延案子21出力の排他的論理和を得る排他的論理和回路31と、前記第1の実施例と同一の、直流における伝達インピーダンスが無限大であるようなループフィルタ5と、前記第1の実施例と同一のVCO6と、前記第1の実施例と同一の分周器7から組成される。

次に、本実施例の助作を説明する。PFC1は、入力信号Rの基印信号Vに対する位相差を検出し、パルス信号DB、UBを発生する。第1の信号発生器8は、前配DBとUBの跨理和を求めることによって、入力信号Rの基印信号Vに対する位相差の絶対値を検出し、パルス信号LDを発生する。混延案子21は、前記LDをdt時間だけ混延させ、俳色的管理和回路31は混延案子出力と前記LDの排他的管理和を求める。

20 第8図(a)から(c)に湿延家子21と排他的陰程和回路31の助作例を設す代表的なタイミング図を示す。第8図(a)から(c)と第5図(a)から(c)とを比較すると、T1期間における第7図の排他的管理和回路31と第4図の管理和回路22出力は、全く同一である。したがって、第3の実施例は第2の実施例と同一の線能を有する。

25 ここで、チャージポンプの平均出力電流は強1から致6を用いて求め られる。平均電流Iaveは第6図に示す特性となり、位相差が大きい

ほどループ利得が増加(傾斜分大)してPLLシンセサイザが広帯域化 し、逆に位相差が小さいほどループ利得が減少(傾斜分小)してPLL シンセサイザが狭帯域化することになる。

また、ループフィルタの伝達インピーダンスは直流で無限大であるため、定常位相誤差は零となる。そのため、周波数切り替え過程においては、自動的に広帯域化してPLLシンセサイザの過渡応答が高速となり、周波数切り替え後には自動的に狭帯域化してPLLシンセサイザの基準信号Rに含まれる位相雑音成分を除去することができる。

第9図に本発明によるPLLシンセサイザの第4の実施例を表す構成 10 図を示す。

本実施例のPLLシンセサイザは、前記第1の実施例と同一のPFC 1と、前記第1の実施例と同一の第1の信号発生器8と、第1の信号発生器8出力LDを高速にサンプリングすると共に基準信号Rの周波数とその整数倍の周波数に伝送零点を有するオーバーサンプリング型デジタルフィルタ41と、デジタルフィルタ41出力を1ピットデジタル信号系列に変換するデルタ・シグマ変調器42と、前記第1の実施例と同一のチャージポンプと、前記第1の実施例と同一の、直流における伝達インピーダンスが無限大であるようなループフィルタ5と、前記第1の実施例と同一のVCO6と、前記第1の実施例と同一の分周器7から構成20 される。

次に、本実施例の動作を説明する。PFC1は、入力信号Rの基準信号Vに対する位相差を検出し、パルス信号DB、UBを発生する。第1の信号発生器8は、前記DBとUBの論理積を求めることによって、入力信号Rの基準信号Vに対する位相差の絶対値を検出し、パルス信号LDを発生する。オーバーサンプリング型デジタルフィルタ41は前記LDを高速にサンプリングすると共に、基準信号の周波数成分とその高調

波成分を除去するので、前記位相差に比例した数値データを出力する。 デジタルフィルタ41のビット数は特に制限されるものではないが、 簡単のため4ビットとし、位相差2πが数値"1000"に対応するよ うに积成すると、出力数値データと前記位相差の絶対値に対して衰1の 関係が成立する。

發1

位相差	徴値データ	D S	
		– u	ハイ
2.00 π 1.75 π 1.50 π 1.25 π 1.00 π 0.75 π 0.50 π 0.25 π 0.00 π	1000 0111 0110 0101 0101 0011 0010 0001 0001	0 1 2 3 4 5 6 7 8	8 7 6 5 4 3 2 1 0

10

5

デルタ・シグマ変図器 4 2 は、この徴値データの及上位ピットが"0 のとき、徴値データの下位 3 ピットを 1 ピットのデジタル信号系列 D S に変換する。例えば、衰 1 の位相差が 1.25πの場合、デルタ・シグマ変図器の入力データは"101"となるので、D S は高遠なサンプリング周波徴に同期して 8 サンプルあたり 5 サンプルがハイレベルとなる。また、前記徴値データの母上位ピットが"1"のとき、デルタ・シグマ変図器はハイレベルを出力し辺けるように組成する。このデルタ・シグマ変図器出力 D S におけるハイレベルとローレベルの発生比率を衰 1 に示す。

このような1ビットデジタル個号系列DSのローレベルとハイレベル の発生比率を反映回路43によって逆転させる。この反映回路43出力 によって、2個スイッチ回路11n、11pを副領するので、チャージ

ポンプのスイッチ回路3n、3pが導通する期間内の補助スイッチ回路 11n、11pが導通する時間的比率は、位相差に比例する。ここで、 dutyを数1より定義する。また、第1の信号発生器8出力信号がロ ーレベルをとる時間に対する反転回路43出力がハイレベルをとる時間 の比率をrateと定義すると、rate=dutyが成り立つ。

したがって、チャージポンプがループフィルタ5に供給する平均電流 Iaveは、数2より求められる。

ここで、I1=1mA、I2=2mAとした場合のIaveのduty (位相差)に対する特性は、デジタルフィルタ41のピット数を十分大きく選ぶと第3図と同一になる。第3図より、Iaveは位相差に対して非線形な特性を示し、位相差が大きいほどループ利得が増加(傾斜分大)してPLLシンセサイザが広帯域化し、逆に位相差が小さいほどループ利得が減少(傾斜分小)してPLLシンセサイザが狭帯域化することになる。

- 15 また、ループフィルタの伝達インピーダンスは直流で無限大であるため、定常位相誤差は零となる。そのため、周波数切り替え過程においては、自動的に広帯域化してPLLシンセサイザの過渡応答が高速となり、周波数切り替え後には自動的に狭帯域化してPLLシンセサイザの基準信号Rに含まれる位相雑音成分を除去することができる。
- 20 以上説明した4通りの実施例の内、第2および第3の実施例では第6 図に示す位相差に対する平均出力電流特性に折れ点が発生するため、P L L シンセサイザのループ利得は折れ点において不連続に変化する。この不連続変化の影響として、周波数切り替え過程において周波数の微小なとびが発生する。用途に応じてこの周波数のとびは望ましくない場合があるが、折れ点の数を増加してループ利得の変化分を小さくすることで低減することができる。

ここで、第5の実施例として、前記折れ点の数を増加させ、折れ点に おける傾斜分(ループ利得)の変化を小さくする手法について説明する。 第10図は4個の折れ点を有する場合に対する構成図であり、第4図の 構成に反転回路23と、遅延素子24と、論理和回路25と、補助スイ ッチ回路26n、26pと、定電流源27n、27p(電流値13)が 追加されている。選延素子24の選延時間をdt'として、数3と同様 にdelta'を定義し、これを数7に示す。

数 7 10

T1+T2

また、数4から数6と同様にrate'を定義する。delta'≥ dutyの場合にはrate'は数8で表される。

$$rate' = \frac{duty}{1 - duty} \cdots$$
 58

生た、delta'<duty、delta'<(1-duty)の場 合にはrate'は数9で表される。

また、delta'≥(1-duty)の場合にはrate'は数10 20 で表される。

rate' = 1 · ここで、チャージポンプがループフィルタへ供給する平均出力電流 I ave'は数11のように表される。

Iave'=(1-duty){I1+(1-rate)I2+(1-rate')I3} · · 数11 25 ここで、一例としてdelta=0.1、delta'=0.4、I 1=I2=I3=1mAとした場合のIave'のduty (位相差) に対する特性を第11図に示す。第11図に示すように、折れ点の数は 18

4個

20

25

になっており、折れ点における傾斜の変化分を小さくすることができる。

第10図の構成は折れ点の数を4個とする場合であるが、定電流源、

補助スイッチ回路、反転回路、遅延素子、論理和回路の数を増加させる ことによって、折れ点の数をさらに増加させることが可能である。これ によって、折れ点における平均出力電流特性の傾斜の変化分が一層小さ くなる。

また、以上の説明は第2の実施例に対してのものであるが、第3の実 10 施例に対しても全く同様の手法を用いることができる。

なお、上記第1から第5の実施例におけるループフィルタは、定常位 相誤差を零とするため伝達インピーダンスが直流にて無限大である以外 は、その構成および特性を特に限定するものではない。例えば、抵抗と 容量の直列接続型の構成や、演算増幅器を用いた積分器による構成が用 いちれる。

最後に本発明の周波数シンセサイザを用いた無線通信装置の実施例について、第12回を用いて説明する。無線通信装置は、PLLシンセサイザ82と、PLLシンセサイザ82からの発振信号を基に送信信号を生成する送信回路81と、送信信号を帯域制限する分波器84と、無線信号を送信および受信するアンテナ85と、受信した信号を前記PLLシンセサイザの発振信号を基に復調する受信回路83と、これらを制御する制御回路86とから構成される。

制御回路86は、受信回路83にて受信したデータを基に、無線通信 装置の状態を制御すると共に、PLLシンセサイザ82に発振する周波 数を指示する。PLLシンセサイザ82は、指示された発振周波数を送 信回路81および受信回路83に供給する。送信回路81は、PLLシ ンセサイザ82から与えられた発振周波数を基に、制御回路86からの 送信信号を変図した送信波を発生し、分波器84にて不要信号成分の抑 圧を行った後、アンテナ85から送信される。

また、アンテナ25から受信した個号は、分波器84にて不要信号成分の抑圧後、受倡回路83に入力される。受倡回路83はPLLシンセサイザ82からの発援関波徴を用いて受倡倡号を復興し、復興結果を制御回路86に供給する。

制御回路86は、送受信された佰号を入出力信号(音戸、画俊、データ等)に変換する。

- 10 以上説明したように、PLLシンセサイザに第1図から第9図および 第10図に示すいずれかの額成を用いることにより、位相差が大きいと きにはループ部域を広帯域化し、高速に周波徴を引き込むことができる。 また、周波徴引き込みに伴い位相差が小さくなるとループ部域を狭帯域 化し、雑音を低減することができる。
- 15 また、本発明による高速周波徴切り替え可能で低能音なPLLシンセサイザを無熱適促樹末に適用することによって、過信の品質を向上させることができる。

西袋上の利用可能性

20 以上のように、本発明のPLLシンセサイザは、微小位相差に対して もループ利得を切容可能なループ利得可変型PLLシンセサイザとして、 また、無線適信端末等に用いられるループ利得可変型PLLシンセサイ ザとして有用である。

25

20

25

求の範

1. 入力信号の基準信号に対する位相差を検出し、該位相差に依存して ハイレベルとローレベルの時間的比率が定まる第1のパルス信号を出力 する位相周波数比較器と、第1の定電流源と第1のスイッチ回路とを具 備し、上記第1のパルス信号に基づいて上記第1のスイッチ回路を制御 し、上記第1の定電流源の電流を供給または遮断することにより、上記 位相差に対応した電流を出力するチャージポンプと、該チャージポンプ からの出力電流に重量された基準信号と同一周波数成分を有する雑音を 10 除去すると共に、上記出力電流を平滑化し電圧に変換することで直流電 圧を出力するループフィルタと、ループフィルタから出力された直流電 圧に応じた周波数にて発振する電圧制御発振器と、外部から指定される 分周数に基づいて、上記電圧制御発振器の出力信号を分周し、上記入力 信号として出力する分周器とからなるPLLシンセサイザにおいて、上 記位相差の絶対値に依存して上記第1のスイッチ回路が導通している期 間内のハイレベルとローレベルの時間的比率が定まる第3のパルス信号 を出力するパルス信号発生器を備え、上記チャージポンプが、第2の定 電流源と第2のスイッチ回路とを具備し、上記第1のスイッチ回路が導 通している期間内において、上記第3のパルス信号に基づいて上記第2 のスイッチ回路を制御し、上記第2の定電流源の電流を供給または遮断 することを特徴とするPLLシンセサイザ。

2. 前記パルス信号発生器が、前記位相差の絶対値に依存してハイレベ ルとローレベルの時間的比率が定まる第2のパルス信号を出力する第1 の信号発生器と、上記第2のパルス信号に依存して前記第1のスイッチ 回路が導通している期間内のハイレベルとローレベルの時間的比率が定 まる第3のパルス信号を出力する第2の信号発生器とからなることを特

徴とする窮求の範囲第1項配贷のPLLシンセサイザ。

- 3. 前記第3のパルス個号の前記第1のスイッチ回路が導通している期間内のハイレベルとローレベルの時間的比率が、第2のパルス個号のハイレベルとローレベルの時間的比率と同一であることを特徴とする節求の適盟第2項記憶のPLLシンセサイザ。
 - 4. 前記第2の個号発生器が、前記第2のパルス個号を高遠にサンプリングすると共に、基印個号の周波致とその整徴倍の周波致を除去するオーバーサンプリング型デジタルフィルタと、該オーバーサンプリング型デジタルフィルタからの出力を1ビットデジタル個号系列に変換するデルタ・シグマ変回器とからなることを特徴とする節求の范囲第2項記録のPLLシンセサイザ。
- 5. 入力倡号の益印倡号に対する位相差を検出し、酸位相差に依存して ハイレベルとローレベルの時間的比率が定まる第1のパルス個号を出力 する位相周波徴比较器と、第1の定電流源と第1のスイッチ回路とを具 15 似し、上配第1のパルス倡导に基づいて上配第1のスイッチ回路を制御 し、上記第1の定電流源の電流を供給または延篩することにより、上記。 位相袋に対応した区流を出力するチャージポンプと、該チャージポンプ からの出力団流に亘凸された孤草個母と同一周波徴成分を有する維音を 除去すると共に、上紀出力□流を平滑化し□圧に変換することで直流図 20 圧を出力するループフィルタと、ループフィルタから出力された資流包 圧に応じた周波弦にて発援する包圧刷御発振器と、外部から指定される 分間徹に基づいて、上記民圧側御発綬器の出力倡号を分周し、上記入力 倡导として出力する分悶器とからなるPLLシンセサイザにおいて、上 紀位祖薨の絶対鎧に依存してハイレベルとローレベルの時間的比率が定 25 まる 第2のパルス個母を出力する第1の個母発生器と、上記第2のパル ス倡号を混延させる遅延家子と、上配第2のパルス倡号と上配遅延臻子

15

20

25

からの遅延信号との論理和を出力する論理和回路とを備え、上記チャージポンプが、第2の定電流源と第2のスイッチ回路とを具備し、上記第1のスイッチ回路が導通している期間内において、上記論理和回路からの出力信号に基づいて上記第2のスイッチ回路を制御し、上記第2の定電流源の電流を供給または遮断することを特徴とするPLLシンセサイザ。

- 6. 前記遅延素子による遅延時間をある一定値より小さくすることにより、前記位相差がπ未満である場合においてもPLLシンセサイザのループ利得の切替が行なわれることを特徴とする請求の範囲第5項記載のPLLシンセサイザ。
- 7. 入力信号の基準信号に対する位相差を検出し、該位相差に依存して ハイレベルとローレベルの時間的比率が定まる第1のパルス個号を出力 する位相周波数比較器と、第1の定電流源と第1のスイッチ回路とを具 **憊し、上記第1のパルス信号に基づいて上記第1のスイッチ回路を制御** し、上記第1の定電流源の電流を供給または遮断することにより、上記 位相差に対応した電流を出力するチャージポンプと、該チャージポンプ からの出力電流に重量された基準信号と同一周波数成分を有する雑音を 除去すると共に、上記出力電流を平滑化し電圧に変換することで直流電 圧を出力するループフィルタと、ループフィルタから出力された直流電 圧に応じた周波数にて発振する電圧制御発振器と、外部から指定される 分周数に基づいて、上記電圧制御発振器の出力信号を分周し、上記入力 信号として出力する分周器とからなるPLLシンセサイザにおいて、上 記位相差の絶対値に依存してハイレベルとローレベルの時間的比率が定 まる第2のパルス信号を出力する第1の信号発生器と、上記第2のパル ス信号を選延させる遅延時間が互いに異なるN個(Nは2以上の整数)の 選延索子と、上記第2のパルス信号と上記N個の選延案子からの各選延

₩O 96/29785 PCT/JP95/00477

5

10

15

20

25

信号との管理和を出力するN個の管理和回路とを備え、上記チャージポンプが、上記第1の定電流源とは別のN個の定電流源と上記第1のスイッチ回路とは別のN個のスイッチ回路とを具備し、上記第1のスイッチ回路が導通している期間内において、上記N個の管理和回路からの各出力信号に基づいて上記N個のスイッチ回路をそれぞれ制御し、上記N個の定電流源の各電流を供給または遮断することを特徴とするPLLシンセサイザ。

8. 入力信号の基章信号に対する位相差を検出し、該位相差に依存して ハイレベルとローレベルの時間的比率が定まる第1のパルス信号を出力 する位相周波徴比咬器と、第1の定冠流源と第1のスイッチ回路とを具 **聞し、上記第1のパルス信号に基づいて上記第1のスイッチ回路を制御** し、上記第1の定電流線の電流を供給または延断することにより、上記 位相差に対応した回流を出力するチャージポンプと、波チャージポンプ からの出力包流に風昼された基璋倡号と同一周波徴成分を有する雑音を 除去すると共に、上配出力口流を平滑化し団圧に変換することで直流電 圧を出力するループフィルタと、ループフィルタから出力された直流図 圧に応じた関波強にて発振する包圧関御発振器と、外部から指定される 分周徴に基づいて、上記貸圧制御発振器の出力信号を分周し、上記入力 個号として出力する分周器とからなるPレレシンセサイザにおいて、上 配位相差の絶対個に依存してハイレベルとローレベルの時間的比率が定 まる窮2のパルス信号を出力する窮1の信号発生器と、上記第2のパル ス佰号を遅延させる遅延臻子と、上記第2のパルス佰号と上記遅延棄子 からの遅延信号との排他的跨理和を出力する排他的跨理和回路とを備え、 上記チャージポンプが、第2の定日流源と第2のスイッチ回路とを具備 し、上記第1のスイッチ回路が導過している期間内において、上記排他 的監理和回路からの出力信号に基づいて上記第2のスイッチ回路を制御

15

20

25

- し、上記第2の定電流源の電流を供給または遮断することを特徴とする PLLシンセサイザ。
- 9. 前記遅延素子による遅延時間をある一定値より小さくすることによ り、前記位相差がπ未満である場合においてもPLLシンセサイザのル ープ利得の切替が行なわれることを特徴とする請求の範囲第8項記載の PLLシンセサイザ。
- 10. 入力信号の基準信号に対する位相差を検出し、該位相差に依存して ハイレベルとローレベルの時間的比率が定まる第1のパルス信号を出力 する位相周波数比較器と、第1の定電流源と第1のスイッチ回路とを具 備し、上記第1のパルス信号に基づいて上記第1のスイッチ回路を制御 し、上記第1の定電流源の電流を供給または遮断することにより、上記 位相差に対応した電流を出力するチャージポンプと、該チャージポンプ からの出力電流に重量された基準信号と同一周波数成分を有する雑音を 除去すると共に、上記出力電流を平滑化し電圧に変換することで直流電 圧を出力するループフィルタと、ループフィルタから出力された直流電 圧に応じた周波数にて発振する電圧制御発振器と、外部から指定される 分周数に基づいて、上記電圧制御発振器の出力信号を分周し、上記入力 信号として出力する分周器とからなるPLLシンセサイザにおいて、上 記位相差の絶対値に依存してハイレベルとローレベルの時間的比率が定 まる第2のパルス信号を出力する第1の信号発生器と、上記第2のパル ス信号を選延させる選延時間が互いに異なるN個(Nは2以上の整数)の 選延素子と、上記第2のパルス信号と上記N個の選延素子からの各選延 信号との排他的論理和を出力するN個の排他的論理和回路とを備え、上 記チャージポンプが、上記第1の定電流源とは別のN個の定電流源と上 記第1のスイッチ回路とは別のN個のスイッチ回路とを具備し、上記第
- 1のスイッチ回路が導通している期間内において、上記N個の排他的論

WO 96/29785 PCT/JP95/00477

理和回路からの各出力信号に基づいて上記N個のスイッチ回路をそれぞれ制御し、上記N個の定電流源の各電流を供給または遮断することを特徴とするPLLシンセサイザ。


- 11. 前記ループフィルタの伝達インピーダンスが、直流で無限大となる ことを特徴とする請求の範囲第1項乃至第10項に記載のPLLシンセサー イザ。
- 12. 無線通信装置を制御する制御回路と、周波数シンセサイザと、上記制御回路と上記周波数シンセサイザからの発振信号を基に送信信号を生成する送信回路と、上記送信信号を帯域制限する分波器と、無線信号を送信および受信するアンテナと、受信した信号を上記前記周波数シンセサイザの発振信号を基に復調する受信回路とから構成され、上記制御回路を介して音声や画像を入出力する無線通信装置において、周波数シンセサイザが請求の範囲第1項乃至第11項のいずれかに記載のPLLシンセサイザであることを特徴とする無線通信装置。

20


25

PCT/JP95/00477

第 1 図




第 2 図




.. PCT/JP95/00477

第3図





第 4 図




PCT/JP95/00477


第 5 図









第 6 図





第 7 図



第 8 図









PCT/JP95/00477


第 9 図




第10図




第11図




第12図




第13図



第14図




第15図




DB


第16図



第17図




第18図



PCT/JP95/00477

第19図



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP95/00477

A. CI	ASSIFICATION OF SUBJECT MATTER					
1						
,	Int. C1 ⁶ H03L7/18					
	According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED					
	documentation cearched (classification system follows: . C16 H03L7/18 H03L7/08	ed by classification symbols)				
Inc	. C16 H03L7/18, H03L7/08					
Document	nion reached other than minimum documentation to	the entered that exists decrease and included it is	ha Calda a can fa f			
Jit	Documentation rearched other than minimum documentation to the extent that such documents are included in the fields pearched Jitsuyo Shinan Koho 1926 - 1995					
Kok	Kokai Jitsuyo Shinan Koho 1971 - 1995					
Electronic	data base consulted during the international search (so	me of data base and, where practicable, search	terms used)			
			·			
C DOG						
	UMENTS CONSIDERED TO BE RELEVANT	······································	·			
Category°	Cintion of document, with indication, where		Relevant to claim No.			
Y	JP, 4-207322, A (Hitachi	, Ltd.),	1 - 12			
	July 29, 1992 (29. 07. 9) Fig. 7 (Family: none)	2),				
	rig. / (ramily: none)					
Y	JP, 63-90214, A (Matsush:	ita Electric Ind. Co.,	1 - 12			
	Ltd.),					
·	April 21, 1988 (21. 04. 8 Fig. 5 & US, 4745372, A	38),	·			
	119. 3 m 00, 4,433/2, A	·	-			
Y	JP, 64-24630, A (Yokogawa	Electric Corp.),	5 - 11			
	January 26, 1989 (26. 01. 89),					
	Fig. 3 (Family: none)					
	•	j	_			
1 1		1				
			•			
	•					
1						
	· · · · · · · · · · · · · · · · · · ·					
Further	documents are listed in the continuation of Box C	See patent family annex.				
	Special configures of cities excellents: "I" later cocument publishes after the international filling date or priority [
to be of p	to be of particular relevance					
	The state of the s					
cited to e	cited to establish the publication date of another citation or other					
"O" document	special reason (as apecified) "Y" document of particular relevance; the claimed invention cannot document referring to an oral disclosure, use, exhibition or other considered to involve an inventive step when the document					
medias	medias					
the priorin	the priority date claimed "A" document member of the same patent family					
Date of the act	late of the actual completion of the international search Date of mailing of the international search report					
May 1	May 11, 1995 (11. 05. 95) May 30, 1995 (30. 05. 95)					
Name and mai	ling address of the ISA/	Authorized officer				
Japan	ese Patent Office		ĺ			
acsimile No.		Telephone No.				

国際出騒 号 PCT/JP

95/00477

	國際 調査報告	国際出転 号 PCT/JP	5/00477	
A. 発明の	翼する分野の分類(国際特許分類(IPC))			
	Int. C.F. H03L7/18			
日. 調査を	行った分野 			
調査を行った	最小限資料(國際特許分類(IPC))			
	Int C26 H03L7/18, I	H03L7/08		
最小假實料以	外の資料で調査を行った分野に含まれるもの			
	A -E-C/10/10/20	326-1995年 971-1995年		
	日本国公開実用新案公報 1			
国際調査で使	用した電子データベース(データベースの名称、調査	に使用した用語)	·	
		·		
C. 関連す	ると認められる文献			
	つく感のづれる大麻		間差する	
引用文献の カテゴリー*	。 引用文献名 及び一部の箇所が関連す	るときは、その関連する箇所の表示	請求の範囲の番号	
. 32	JP, 4-207322, A(株式:	全計 日文製作所)。	1-12	
Y	29. 7月. 1992(29. 07.	9.2),		
	第7図(ファミリーなし)	4		
v	TD 62-00214 A(MT)	· · · · · · · · · · · · · · · · · · · ·	1-12	
Y JP, 63-90214, A(松下電器産業株式会社), 21. 4月. 1988(21.04.88),				
	第5図&U8, 4745372, A			
Y	JP, 64-24630, A(横河1	电极株式会社),	5-11	
▼ C種の統	きにも文献が列挙されている。	□ パテントファミリーに関する別額	を参照。	
- ZI用な色のカニマリー 「T」国際出庭日又は優先日後に公表された文献であって出験と				
「A」特に関連のある文献ではなく、一般的技術水単を示すもの 「E」先行文献ではあるが、国際出願日以後に公表されたもの		矛盾するものではなく、発明の原理又は理 論 の理解のため に引用するもの		
「L」優先権主張に疑義を提起する文献又は他の文献の発行日		「X」特に関連のある文献であって、当該文献のみで発明の新規		
若しく	は他の特別な理由を確立するために引用する文献	性又は進歩性がないと考えられるも 「Y」特に関連のある文献であって、当該	文献と他の1以上の文	
(O)口頭による開示、使用、展示等に含及する文献 献との、当業者にとって自明である組合せによって				
(P) 国際出	頤日前で、かつ優先権の主張の基礎となる出願の日	かないと考えられるもの 「&」同一パテントファミリー文献		
回原調査を完了した日 国際調査報告の免送日 30.05.95				
marine and all C 15	11. 05. 95	30.05.3		
	· · · · · · · · · · · · · · · · · · ·	・特許庁審査官(権限のある職員)		
名称及びあて! 日 オ	^先 ▶国特許庁(ISA∕JP)	5	J 9 1 8 2	
	郵便 号100	新田克文 5		
東京	都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101 内線	3537	

国際出版 号 PCT/JP 95/00477

	国際日本報告 - 関係四級 ラ PC1/JP G	5/00477	
C (統含)。 関連すると認められる文献			
引用文庫 カテゴ 。	引用文献名 及び一部の箇所が関連するときは、その間連する箇所の表示	関連する 請求の範囲の参与	
	26. 1月. 1989(26. 01. 89), 第3図(ファミリーなし)		
	-		
production of the same production of the same of the s	entender om 1900 der om omforsjolde der om om der ommende entendere entendere entendere entendere de la construction of the co	p -	